Verilog

[Verilog] Single Port RAM vs Dual Port RAM

by

개요 포트란 무엇인가 RAM의 포트는 메모리에 접근하기 위한 입출력 통로를 의미 하나의 포트는 주소 버스(Addr), 데이터 버스(Data), 제어 신호(We) 등을 의미 => 포트가 몇 개냐에 따라 같은 클럭 사이클에 메모리에 접근할 수 있는 주체의 수가 결정됨 Single Port RAM 개요 및 특징 포트가 1개인 RAM을 의미 읽기 또는 쓰기 중 하나만 가능 구조가 단순해 면적이 … Read more

AMBA AXI – GPIO IP 설계 (3)

by

개요 지난 포스팅(AMBA AXI – GPIO IP 설계(2))에 이어서, Vitis IDE에서 작업을 이어가보자.버튼을 누르면 해당 자리수의 LED가 켜지도록 구현할 것 소스 코드 작성 빌드 및 실행 빌드 상단의 망치 모양 또는 프로젝트 우클릭 후 Build Project 클릭 실행 및 실행 결과 확인 결론 각 자리수 별 버튼 입력에 맞게 LED 4개가 모두 ON/OFF되는 것을 확인

AMBA AXI – GPIO IP 설계 (2)

by

개요 지난 포스팅(AMBA AXI – GPIO IP 설계(1))에 이어서, GPIO IP를 MicroBlaze에서 동작시키기 위해 Vitis로 올리는 작업을 해보겠다. Block Design MicroBlaze용 Vivado 프로젝트 생성 Block Design 진행 Create Block Design 클릭 Design name 마음대로 입력 MicroBlaze 추가 Diagram 탭에서 + 버튼 클릭 microblaze 검색 후 첫번째 선택 Run Block Automation 클릭 메모리 용량 넉넉하게 128KB … Read more

Verilog – FND(7-segment) Controller 설계

by

개요 환경 Target HW Basys3 Development Tools Vivado 2020.2 FND Controller 설계 개요 Basys3 보드에는 FND가 내장되어 있다. FND는 결국 LED를 제어하는 것이기 때문에 LED가 어떤 조건에서, 어떻게 켜지는지를 이해해야 한다. FND 동작 원리 Basys3 Schematic에서 FND 회로는 다음과 같이 나온다. 우측에 pnp 트랜지스터가 4개 보이고, Emitter 쪽에 VCC 3.3V가 공통으로 물려있는 것을 확인할 수 … Read more

error: Content is protected !!